

	FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA			
	MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI			
	Semester 5	<i>TIMER</i>		2 x 4 x 50'
	No. LST/EKA/PTE2013	Revisi : 00	Tgl : 17-02-2010	Hal 1 dari 7


A. Tujuan

Setelah Selesai pembelajaran diharapkan mahasiswa dapat membuktikan prinsip kerja timer dengan benar berdasarkan algoritma dalam pemrograman *Programmable Logic Controller (PLC)*


B. Kajian Teori

1. Timer ON-delay

Keluaran akan menunda keluaran selama t detik setelah input diaktuasi. Diagram pewaktuan diperlihatkan pada gambar 2.1



Gambar 2.1. Diagram pewaktuan *Timer* dengan ON-delay
Ladder Diagram dari fungsi pewaktuan (*on-delay*) ditunjukkan dalam gambar 2.2. berikut ini.



Gambar 2.2. Diagram pewaktuan *Timer On-delay*

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	-----------------------------------------------------------------------------------------------------------------------------------	------------------

	FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA			
	MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI			
	Semester 5	<i>TIMER</i>		2 x 4 x 50'
	No. LST/EKA/PTE2013	Revisi : 00	Tgl : 17-02-2010	Hal 2 dari 7


Statement list dari timer ditunjukkan seperti pada pada tabel 2.1 berikut

Tabel 2.1. Statement list Timer ON-delay

Alamat	Mnemonic	Data
0000	LD	0000
0001	TIM	000
		#005
0002	LD	TIM00
0003	OUT	1001
0004	FUN	01

2. OFF-delay

Proses penundaan penonaktifan keluaran selama t detik dari waktu hilangnya sinyal input, timing diagram off delay ditunjukkan pada gambar 2.3. berikut ini



Gambar 2.3. Diagram pewaktuan Timer Off-delay

Ladder Diagram dari fungsi pewaktuan (off-delay) adalah sebagai berikut

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	--------------------------------------------------------------------------------------------------------------------------------	------------------



FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA

MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI

Semester 5

TIMER


2 x 4 x 50'

No. LST/EKA/PTE2013

Revisi : 00

Tgl : 17-02-2010

Hal 3 dari 7



Gambar 2.4. Ladder Diagram Timer Off-delay

Statement List dari timer off-delay ditunjukkan seperti pada pada tabel 2.2. dibawah ini.

Tabel 2.2. Statement list Timer Off-delay

Alamat	Menemonic	Data
0000	LD	0004
0001	OUT	1000
0002	LD	1001
0003	AND NOT	0004
0004	TIM	01
		#20
0005	LD	1000
0006	OR	1001
0007	AND NOT	TIM01
0008	OUT	1001
0009	FUN	01

Dibuat oleh :
Masduki Zakaria

Dilarang memperbanyak sebagian atau seluruh isi dokumen
tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta


Diperiksa oleh :

	FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA			
	MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI			
	Semester 5	<i>TIMER</i>		2 x 4 x 50'
	No. LST/EKA/PTE2013	Revisi : 00	Tgl : 17-02-2010	Hal 4 dari 7

3. Aplikasi *Timer* untuk Lampu Berjalan

Melihat dua karakteristik timer seperti yang telah dibahas di atas, yaitu *on-delay* dan *off-delay*, maka berikut ini beberapa aplikasi *timer* yang dapat digunakan sebagai unit kendali lampu berjalan dengan masing-masing format seperti pada uraian berikut.


a. Tampilan lampu berjalan, seperti gambar 2.5 di bawah



Gambar 2.5. Pola tampilan lampu berjalan (kasus 1)

Dari pola tampilan pada gambar 2.5. di atas, maka langkah selanjutnya adalah menentukan lama waktu penundaan nyala lampu berdasarkan kaidah dasar dari timer *on-delay*. Sehingga *ladder diagram* lampu berjalan dengan format seperti pada gambar 2.5 ditunjukkan dalam *ladder diagram* yang ditunjukkan seperti dalam gambar 2.6 di bawah ini.

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	-----------------------------------------------------------------------------------------------------------------------------------	------------------



Gambar 2.6. Ladder diagram aplikasi timer sebagai lampu berjalan Untuk kasus 1

Berdasarkan ladder diagram pada gambar 2.6, maka statement list dapat dituliskan seperti pada tabel 2.3.

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	--------------------------------------------------------------------------------------------------------------------------------	------------------

	FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA			
	MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI			
	Semester 5	<i>TIMER</i>		2 x 4 x 50'
	No. LST/EKA/PTE2013	Revisi : 00	Tgl : 17-02-2010	Hal 6 dari 7


Tabel 2.3.. Statement list lampu berjalan kasus 1

Alamat	Mnemonic	Data	Alamat	Mnemonic	Data
0000	LD	0001	0023	LD	TIM 04
0001	AND NOT	0002	0024	OUT	1004
0002	TIM	00 #10'	0025	LD	0001
0003	LD	TIM 00	0026	AND NOT	0002
0004	OUT	1000	0027	TIM	05 #60'
0005	LD	0001	0028	LD	TIM 05
0006	AND NOT	0002	0029	OUT	1005
0007	TIM	01 #20'	0030	LD	0001
0008	LD	TIM 01	0031	AND NOT	0002
0009	OUT	1001	0032	TIM	06 #70'
0010	LD	0001	0033	LD	TIM 06
0011	AND NOT	0002	0034	OUT	1006
0012	TIM	02 #30'	0035	LD	0001
0013	LD	TIM 02	0036	AND NOT	0002
0014	OUT	1002	0037	TIM	07 #80'
0015	LD	0001	0038	LD	TIM 07
0016	AND NOT	0002	0039	OUT	1007
0017	TIM	03 #40'	0040	END	FUN 01
0018	LD	TIM 03			
0019	OUT	1003			
0020	LD	0001			
0021	AND NOT	0002			
0022	TIM	04 #50'			

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	-----------------------------------------------------------------------------------------------------------------------------------	------------------

	FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA			
	MODUL PEMBELAJARAN ELEKTRONIKA INDUSTRI			
	Semester 5	<i>TIMER</i>		2 x 4 x 50'
	No. LST/EKA/PTE2013	Revisi : 00	Tgl : 17-02-2010	Hal 7 dari 7

b. Tampilan lampu berjalan dengan format keluaran seperti pola pada gambar 2.7 di bawah ini



Gambar 2.7 Pola lampu berjalan kasus 2

Buat ladder diagram dan statement list dari tampilan gambar 2.7.

(Bahan Diskusi)

Dibuat oleh : Masduki Zakaria	Dilarang memperbanyak sebagian atau seluruh isi dokumen tanpa ijin tertulis dari Fakultas Teknik Universitas Negeri Yogyakarta	Diperiksa oleh :
----------------------------------	-----------------------------------------------------------------------------------------------------------------------------------	------------------